Рассмотрены
вопросы
определения
входной
последова
-
тельности
в
задаче
синтеза
тестов
для
обнаружения
одиночных
константных
неисправностей
комбина
-
ционных
схем
.
Входная
последовательность
анализируется
в
рамках
использования
структурного
метода
синтеза
тестов
активизацией
одномерных
путей
.
Анализ
проводится
с
позиции
развития
целевых
ресур
-
сов
решения
задачи
с
адаптацией
входной
последовательности
для
использования
в
методе
заготовки
результатов
.
Предложена
модель
входной
последовательности
,
которая
обеспечивает
активизацию
од
-
номерных
путей
от
каждого
из
входов
тестируемой
схемы
с
полным
перебором
всех
возможных
двоич
-
ных
значений
на
остальных
входах
схемы
.
Модель
создает
условия
для
заготовки
и
выбора
наборов
,
со
-
ставляющих
проверяющий
или
локализующий
тест
.
Розглянуті
питання
визначення
вхідної
послідовності
в
задачі
синтезу
тестів
для
виявлення
одиночних
константних
несправностей
комбінаційних
схем
.
Вхідна
послі
-
довність
аналізується
в
рамках
використання
структурного
методу
синтезу
тестів
активізацією
одновимі
-
рних
шляхів
.
Аналіз
проводиться
з
позиції
розвитку
цільових
ресурсів
вирішення
завдання
з
адаптацією
вхідної
послідовності
для
використання
в
методі
заготовки
результатів
.
Запропоновано
модель
вхідної
послідовності
,
яка
забезпечує
активізацію
одновимірних
шляхів
від
кожного
з
входів
схеми
,
що
тестуєть
-
ся
,
з
повним
перебором
всіх
можливих
двійкових
значень
на
інших
входах
схеми
.
Модель
створює
умови
для
заготівлі
і
вибору
наборів
,
що
складають
тест
,
який
перевіряє
або
локалізує
.
The problems of determining the input sequence in the design of tests for
the detection of single constant failure of combinational circuits have been considered. The input sequence is
analyzed in the framework of the structural method of test synthesis by activating one-dimensional ways. The
analysis is conducted from the perspective of developing
resource targets of problem solution, with adapting the
input sequence to be used in the method of the preserved results. A model of the input sequence that activates the
one-dimensional ways of each input circuit under test with a full search of all possible binary values on other
inputs of the scheme has been proposed. The model cr
eates conditions for preservation and selection of input
sequences, that make up the checking or localizing test.
