The article is devoted to the problem of checkability of the circuits as an essential element in ensuring the functional
safety of informational and control safety-related systems that monitoring objects of increased risk in the energy, transport, military,
space and other industries to prevent accidents and reduce their consequences occurrence. The key role of checkability in the transformation of fault-tolerant structures used in such systems into fail-safe ones is noted. The problems of logical checkability are
shown, including the problem of hidden faults, inherent for safety-related systems in the modern design of its components using matrix structures. It was proposed to supplement logical checkability with other forms, among which the most promising are poweroriented checkability, supported by the successful development of green technologies in FPGA (Field Programmable Gate Array)
design. The problems of limited accuracy in the assessment and measurement of temperature, which manifested themselves in the
development of thermal testability and thermal methods for monitoring circuits, are noted. The lower and upper power-oriented
checkability of the circuits is determined by the current consumption parameter. Analytical estimates of the lower and upper checkability of the circuits by current consumption were obtained considering the peculiarities of their design on FPGA using modern CAD
(Computer-Aided Design) using the example of Quartus Prime Lite 18.1. The threshold values of consumption currents in the methods of monitoring circuits for detecting faults in the chains of common signals and short-circuit faults within the framework of the
lower and upper checkability are estimated, respectively. Experiments have been performed, to evaluate the lower and upper poweroriented checkability of the circuits and threshold values for the presented monitoring methods, using the example of a scalable circuit of the shifting register, designed for FPGA. The dependences of the power-oriented lower and upper checkability of the circuits
on the occupancy of the FPGA chip are shown.
Статтю присвячено проблемі контролепридатності схем як істотного елементу у забезпеченні функціональної безпеки інформаційних управляючих систем критичного застосування, що виконують моніторинг об'єктів підвищеного ризику в енергетиці, на транспорті, у військовій, космічній та інших галузях для запобігання аварій і зниження їх
наслідків у разі виникнення. Відзначається ключова роль контролепридатності в трансформації відмовостійких структур,
які використовуються в таких системах, в відмовобезпечні. Показані проблеми логічної контролепридатності, включаючи
проблему прихованих несправностей, притаманну системам критичного застосування при сучасному проектуванні їх компонентів з використанням матричних структур. Запропоновано доповнювати логічну контролепридатність іншими формами, серед яких до найбільш перспективних віднесена енерго-орієнтована контролепридатність, підтримана успішним
розвитком зелених технологій в FPGA (Field Programmable Gate Array) проектуванні. Відзначено проблеми обмеженої точності в оцінці та вимірюванні температури, що проявилися в розвитку термальної тестопригодності і термальних методів моніторингу схем. Визначена нижня і верхня енерго-орієнтована контролепридатність схем по параметру споживаного струму. Отримано аналітичні оцінки нижньої і верхньої контролепридатності схем по споживаному струму з
урахуванням особливостей їх проектування на FPGA з використанням сучасних CAD (Computer-Aided Design) на прикладі
Quartus Prime Lite 18.1. Оцінені порогові значення струмів споживання в методах моніторингу схем для виявлення несправностей в ланцюгах загальних сигналів і несправностей короткого замикання в межах нижньої і верхньої контролепридатності, відповідно. Були проведені експерименти з оцінки нижньої і верхньої енерго-орієнтованої контролепридатності
схем і порогових значень для представлених методів моніторингу на прикладі спроектованої на FPGA масштабованої
схеми зсувного регістру. Показані залежності енерго-орієнтованої нижньої і верхньої контролепридатності схем від заповнюваності FPGA чіпа.
Статья посвящена проблеме контролепригодности схем как существенного элемента в обеспечении
функциональной безопасности информационных управляющих систем критического применения, выполняющих мониторинг объектов повышенного риска в энергетике, на транспорте, в военной, космической и других отраслях для предотвращения аварий и снижения их последствий в случае возникновения. Отмечается ключевая роль контролепригодности в
трансформации отказоустойчивых структур, используемых в таких системах, в отказобезопасные. Показаны проблемы
логической контролепригодности, включая проблему скрытых неисправностей, присущую системам критического применения при современном проектировании ее компонентов с использованием матричных структур. Предложено дополнять
логическую контролепригодность другими формами, среди которых к наиболее перспективным отнесена энергоориентированная контролепригодность, поддержанная успешным развитием зеленых технологий в FPGA (Field Programmable Gate Array) проектировании. Отмечены проблемы ограниченной точности в оценке и измерении температуры, проявившиеся в развитии термальной тестопригодности и термальных методов мониторинга схем. Определена нижняя и
верхняя энерго-ориентированная контролепригодность схем по параметру потребляемого тока. Получены аналитические
оценки нижней и верхней контролепригодности схем по потребляемому току с учетом особенностей их проектирования
на FPGA с использованием современных CAD (Computer-Aided Design) на примере Quartus Prime Lite 18.1. Оценены пороговые значения токов потребления в методах мониторинга схем для обнаружения неисправностей в цепях общих сигналов и
неисправностей короткого замыкания в рамках нижней и верхней контролепригодности, соответственно. Проведены
эксперименты по оценке нижней и верхней энерго-ориентированной контролепригодности схем и пороговых значений для
представленных методов мониторинга на примере спроектированной на FPGA масштабируемой схемы сдвигового регистра. Показаны зависимости энерго-ориентированной нижней и верхней контролепригодности схем от заполняемости
FPGA чипа.
