

УДК 004.052

В.В. Антонюк, магістр,
Ю.В. Дрозд, канд. тех. наук, доц.,
А.В. Дрозд, д-р тех. наук, проф.,
Одес. нац. политехн. ун-т

МОДЕЛЬ ВХОДНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ДЛЯ СИНТЕЗА ТЕСТОВ ЦИФРОВЫХ СХЕМ С ПОЗИЦИИ РАЗВИТИЯ РЕСУРСОВ

В.В. Антонюк, Ю.В. Дрозд, О.В. Дрозд. **Модель вхідної послідовності для синтезу тестів цифрових схем с позиції розвитку ресурсів.** Розглянуті питання визначення вхідної послідовності в задачі синтезу тестів для виявлення одиночних константних несправностей комбінаційних схем. Вхідна послідовність аналізується в рамках використання структурного методу синтезу тестів активізацією одновимірних шляхів. Аналіз проводиться з позиції розвитку цільових ресурсів вирішення завдання з адаптацією вхідної послідовності для використання в методі заготовки результатів. Запропоновано модель вхідної послідовності, яка забезпечує активізацію одновимірних шляхів від кожного з входів схеми, що тестується, з повним перебором всіх можливих двійкових значень на інших входах схеми. Модель створює умови для заготівлі і вибору наборів, що складають тест, який перевіряє або локалізує.

Ключові слова: тест, цифрова схема, метод заготівлі результатів, одновимірний шлях, одиночна константна несправність, вхідна послідовність, *d*-перепад.

В.В. Антонюк, Ю.В. Дрозд, А.В. Дрозд. **Модель входной последовательности для синтеза тестов цифровых схем с позиции развития ресурсов.** Рассмотрены вопросы определения входной последовательности в задаче синтеза тестов для обнаружения одиночных константных неисправностей комбинационных схем. Входная последовательность анализируется в рамках использования структурного метода синтеза тестов активизацией одномерных путей. Анализ проводится с позиции развития целевых ресурсов решения задачи с адаптацией входной последовательности для использования в методе заготовки результатов. Предложена модель входной последовательности, которая обеспечивает активизацию одномерных путей от каждого из входов тестируемой схемы с полным перебором всех возможных двоичных значений на остальных входах схемы. Модель создает условия для заготовки и выбора наборов, составляющих проверяющий или локализирующий тест.

Ключевые слова: тест, цифровая схема, метод заготовки результатов, одномерный путь, одиночная константная неисправность, входная последовательность, *d*-перепад.

V.V. Antonyuk, Yu.V. Drozd, A.V. Drozd. **Model of input sequence for testing digital circuits from the position of resources development.** The problems of determining the input sequence in the design of tests for the detection of single constant failure of combinational circuits have been considered. The input sequence is analyzed in the framework of the structural method of test synthesis by activating one-dimensional ways. The analysis is conducted from the perspective of developing resource targets of problem solution, with adapting the input sequence to be used in the method of the preserved results. A model of the input sequence that activates the one-dimensional ways of each input circuit under test with a full search of all possible binary values on other inputs of the scheme has been proposed. The model creates conditions for preservation and selection of input sequences, that make up the checking or localizing test.

Keywords: test, digital circuit, resources, method of the preserved results, one-dimensional way, single constant failure, input sequence, *d*-drop.

Важное место в технической диагностике занимает тестовое диагностирование, осуществляющее поддержку проектирования и эксплуатации цифровых устройств исследованием неисправностей на контрольных примерах — тестах. Традиционно считалось, что тестовое диагностирование относится к завершающему этапу проектирования. Это было приемлемо для эле-

ментов малой и средней степени интеграции. Дальнейшее развитие технологии интегральных схем изменило это положение. Трудоемкость проверки сложных компонентов схемы на соответствие техническим требованиям приводят к высоким затратам на проектирование в целом. Стоимость тестирования больших и сверхбольших интегральных схем может достигать 60% от полной стоимости проекта [1].

Входные тестовые последовательности определяются детерминированными методами синтеза тестов, среди которых выделяют функциональные и структурные методы. В функциональных методах сравниваются правильная функция, реализуемая цифровой схемой при отсутствии неисправностей, и функция неисправности. Входной набор причисляется к множеству тестовых при несовпадении выходов сравниваемых функций. Основу структурных методов составляет использование d - и $\neg d$ -перепадов, т.е. переходов точек схемы соответственно из нулевого значения в единицу и из единичного значения в ноль. В качестве тестовых ищутся входные наборы, обеспечивающие активизацию одномерных путей (прохождение d - или $\neg d$ -перепадов от входов схемы до ее выходов по всем путям распространения данных) [2].

Задача определения входных тестовых последовательностей может решаться с позиции развития целевых ресурсов (ЦР). К ЦР относятся модели, методы и средства, затрачиваемые для решения некоторой проблемы или задачи, например, проектирования или диагностики. Модели и методы составляют информационные ЦР, а средства — технологические. Модели являются нашими представлениями, составляющими основу для методов, методы — описаниями преобразований, а средства — реализацией методов, включая инструментальную поддержку [3].

Кроме ЦР следует отметить существование естественных ресурсов (ЕР), среди которых широко известны два представителя: естественная информационная избыточность и естественная структурно-временная избыточность [4]. Они получают как побочный продукт, т.е. даром, при проектировании цифровых схем и успешно используются в их рабочем диагностировании, снижая затраты ЦР и повышая качество решения задачи. Естественная избыточность проявляется в виде особенности ЦР. Такое определение ЕР указывает на существование бесчисленного множества ЕР, которые целесообразно выявлять и использовать.

Развитие ЦР может анализироваться при их рассмотрении как системы элементов и элемента системы, т.е. с позиции организации и функционирования, соответственно. Следует отметить, что все ЦР являются элементами такой системы как наш Мир, и потому развиваются, структурируясь под его реалии, т.е. особенности (ЕР организации). К таким особенностям, прежде всего, следует отнести параллелизм и приближенность Мира. Эти особенности, в частности, прослеживаются в развитии компьютерных систем и их компонентов, постоянно повышающих уровень параллелизма схемных решений и аппаратной поддержки обработки приближенных данных в форматах с плавающей точкой [5].

Среди ЦР распараллеливания выделяется метод заготовки результатов, который под различными названиями и без них активно захватывает пространство решений. Все современное проектирование цифровых систем и компонентов базируется на методе заготовки результатов. Например, микросхемы FPGA представляют собой заготовки под множество проектов, а запрограммированные микросхемы — под один проект — заготовку результатов в таблицах, записанных в памяти LUT [6]. Метод, по сути, переадресовывает функции выбора с множества операндов на множество результатов. С повышением уровня параллелизма сложность реализации функций выбора растет. При линейных размерах результата, наследуемых от операнда, сложность изменяется от линейной при коммутации до квадратичной и степенной соответственно в случаях мультиплексирования и дешифрации данных. Приближенность данных ограничивает размер результата, упрощая реализацию функций выбора результата по отношению к операндам. Метод не только дает выигрыш во времени, но и экономию технологических ЦР. Например, в микросхемах памяти со структурой 2,5 D аппаратные затраты на дешифрацию 16-разрядного адреса снижаются в 85 раз [3]. Эффективность данного метода, проявляющаяся в одновременном ускорении вычислений и упрощении решения, свидетельствует о включении

ЕР в процессе вписывания ЦР в особенности Мира. Например, его параллелизм. Этим же обосновывается перспективность развития моделей в направлении обеспечения ими метода заготовки результатов.

В детерминированных методах синтеза тестов (и функциональных, и структурных) тестовые последовательности строятся путем выполнения функций выбора над входными наборами, т.е. операндами, что является трудоемким процессом [1]. Выбор тестовых наборов по заготовленным результатам выполняется простыми процедурами анализа этих результатов: сравнения с ожидаемыми значениями (в функциональном методе) или поиска в них d -перепадов (в структурном методе). Для переадресации функций выбора на результаты необходимо, чтобы входная последовательность обеспечивала заготовку множества результатов, включающих искомое решение.

Как правило, наиболее полную тестовую последовательность формируют с использованием счетчика, создающего полный тест. По нему для комбинационной схемы может быть построена таблица истинности функций выходов. Учет их искажения одиночными константными неисправностями из заданного списка позволяет построить тест по функциональному методу синтеза тестов. Однако с расширением списка константных неисправностей метод существенно усложняется, и при постановке задачи поиска всевозможных одиночных константных неисправностей, как правило, не используется. Для обнаружения полного набора одиночных константных неисправностей цифровой схемы применяется структурный метод с активизацией одномерных путей.

С позиции структурного метода полный тест может быть представлен так, как это показано для четырех входных переменных 1...4 в таблице.

Полный тест

№ п/п	Наборы полного теста				№ п/п	Представление полного теста с использованием d -перепадов			
	4	3	2	1		4	3	2	1
0	0	0	0	0	0	0	0	0	d
1	0	0	0	1		0	0	1	d
2	0	0	1	0	1	0	0	1	d
3	0	0	1	1		0	1	0	d
4	0	1	0	0	2	0	1	0	d
5	0	1	0	1	
...
14	1	1	1	0	7	1	1	1	d
15	1	1	1	1					

В столбцах слева показано множество наборов полного теста, а в столбцах справа — его представление в виде полного теста меньшей размерности и d -перепадов в столбце входной переменной 1.

Данный пример показывает, что полный тест $C(n)$ для n входов схемы связан с полным тестом $C(n-1)$ для $n-1$ входов рекуррентным соотношением

$$C(n) = C(n-1).d.$$

Из этого соотношения следует, что входы схемы находятся в неравных условиях: по входной переменной 1 формируется 2^{n-1} d -перепадов, а для каждой следующей входной переменной — в два раза меньше, вплоть до одного d -перепада для входной переменной n .

Количество d -перепадов на входных переменных полного теста $C(n)$ образуют геометрическую прогрессию с суммарным количеством $S_n = 2^n - 1$.

Предлагается модель тестовой последовательности с уравненными возможностями входных переменных по генерации d -перепадов. Такая модель составляется конкатенацией n полных тестов $C(n)$ с переназначением по очереди каждой входной переменной на место входной переменной 1 с наибольшим количеством 2^{n-1} d -перепадов.

В предлагаемом решении входная последовательность обеспечивает формирование $S_M = 2^{n-1} n$ d -перепадов, т.е. почти в $n / 2$ раз больше по сравнению с полным тестом, оцененным как S_{Π} .

Достоинством модели является заготовка d -перепадов для активизации одномерных путей по всем входам схемы, что при использовании метода заготовки результатов позволяет выбрать множество d -перепадов, составляющих проверяющий или локализирующий тест с заданными показателями (например, наименьшей длины).

Модель может быть использована в аппаратных решениях на базе FPGA-ориентированной схемной реализации, позволяющей выполнять генерацию входных тестовых последовательностей на высокой частоте с высокой производительностью.

Литература

1. Беннетс, Р.Дж. Проектирование тестопригодных логических схем / Р.Дж. Беннетс. — М.: Радио и связь, 1995. — 180 с.
2. Пархоменко, П.П. Основы технической диагностики / П.П. Пархоменко, Е.С. Согомонян и др. — М.: Энергия, 1981. — 320 с.
3. Рабочее диагностирование безопасных информационно-управляющих систем / А.В. Дрозд, В.С. Харченко, С.Г. Антошук, Ю.В. Дрозд и др. / Под ред. Дрозда А.В., Харченко В.С. — Х.: Нац. аэрокосм. ун-т им. Н.Е. Жуковского “ХАИ”, 2012. — 614 с.
4. Романкевич, А.М. Структурно-временная избыточность в управляющих схемах / А.М. Романкевич, В.Н. Валуйский, В.А. Остафин. — К: Вища школа. Головное изд-во, 1979. — 160 с.
5. Tanenbaum, E. Architecture of computer. 4th ed. / E. Tanenbaum. — SPb: Piter, 2003. — 698 p.
6. Bakhmach, E.S. FPGA-based NPP I&C Systems: Development and Safety Assessment / E.S. Bakhmach, A.D. Herasimenko, V.A. Golovir a. o. / E.S. Kharchenko V.S., Sklyar V.V. (edits). — RPC Radiy, National Aerospace University “KhAI”, SSTC on Nuclear and Radiation Safety, 2008. — 188 p.

References

1. Bennets, R.Dzh. Proektirovanie testoprigradnykh logicheskikh skhem [Design of testable logic circuits] / R.Dzh. Bennets. — Moscow, 1995. — 180 pp.
2. Parkhomenko, P.P. Osnovy tekhnicheskoy diagnostiki [Foundations of technical diagnosis] / P.P. Parkhomenko, E.S. Sogomonyan and others. — Moscow, 1981. — 320 pp.
3. Rabochee diagnostirovanie bezopasnykh informatsionno-upravlyayushchikh system [On-line testing of the safe instrumentation and control systems] / A.V. Drozd, V.S. Kharchenko, S.G. Antoshchuk, Yu.V. Drozd and other / Drozd A.V., Kharchenko V.S. (edits). — Kharkiv: National Aerospace University named after N.E. Zhukovsky “KhAI”, 2012. — 614 pp.
4. Romankevich, A.M. Strukturno-vremennaya izbytochnost' v upravlyayushchikh skhemakh [Structural-time redundancy in control circuits] / A.M. Romankevich, V.N. Valuyskiy, V.A. Ostafin. — Kyiv, 1979. — 160 pp.
5. Tanenbaum, E. Architecture of computer. 4th ed. / E. Tanenbaum. — St.-Petersburg, 2003. — 698 pp.
6. Bakhmach, E.S. FPGA-based NPP I&C Systems: Development and Safety Assessment / E.S. Bakhmach, A.D. Herasimenko, V.A. Golovir a. o. / E.S. Kharchenko V.S., Sklyar V.V. (edits). — RPC Radiy, National Aerospace University “KhAI”, SSTC on Nuclear and Radiation Safety, 2008. — 188 pp.

Рецензент д-р техн. наук, проф. Одес. нац. политехн. ун-та Ситников В.С.

Поступила в редакцию 15 ноября 2012 г.