Контролепригодность схем в FPGA-проектах по признаку рассеиваемой мощности

Abstract

Рассматриваются вопросы контролепригодности схем FPGA-проектов, а также возможность и целесообразность расширения традиционно используемой логической формы до контролепригодности по признаку рассеиваемой мощности. Анализируются ограничения логической контролепригодности схем, связанной с тестовым и рабочим диагностированием цифровых схем. Отмечаются особенности контролепригодности схем в FPGA-проектах и ее достоинства, важные для критических при- ложений. Предлагается аналитическая оценка пригодности схем к проведению диагностирования неисправностей, повышающих рассеиваемую мощность, таких как короткое замыкание, и организация мониторинга ее превышения. Приводятся результаты экспериментов по оценке контролепригодности схем сдвиговых регистров, имплементированных в FPGA-проектах.

Розглядаються питання контролепридатності схем FPGA-проектів. Аналізується логічна контролепридатність та її різновиди: структурна і структурно-функціональна. Відзначаються особливості систем критичного застосування, функціонування яких поділяється на два режими — нормальний та аварійний, в яких на входи цифрових схем компонентів подаються різні вхідні дані, що обумовлює розширення структурно-функціональної контролепридатності до дворежимної. Відмічається створення проблеми виявлення прихованих несправностей, які можуть накопичуватися в нормальному режимі та проявлятися в аварійному. Відзначаються особливості контролепридатності схем в FPGA проектах і її переваги, важливі для критичних додатків. Аналізуються обмеження логічної контролепридатності схем, а також можливість і доцільність розширення традиційно використовуваної логічної форми до контролепридатності за ознакою енергоспоживання. Визначається контролепридатність схем в FPGA- проектах за енергоспоживанням та ії різновиди: нижня та верхня. Нижня контролепридатність важлива для виявлення несправностей, що призводять до зниження енергоспоживання, наприклад в ланцюгах загальних сигналів, таких як скидання або синхронізація. Верхня важлива для виявлення несправностей, що підвищують рівень енергоспоживання, наприклад короткі замикання. Визначаються можливості оцінки контролепридатності за енергоспоживанням FPGA-проектів за показниками розсіюваної або споживаної потужності та вказується доцільність розвитку верхньої контролепридатності за розсіюваною потужністю. Зазначаються особливості моніторингу розсіюваної потужності для FPGA- проектів. Пропонується аналітична оцінка придатності схем для діагностування несправностей, що підвищують розсіювану потужність, таких як коротке замикання, і організація моніторингу її перевищення. Проводяться експерименти в САПР Quartus Prime Lite по оцінці верхньої контролепридатності за розсіюваною потужністю масштабованих схем регістрів зсуву, що реалізовані в FPGA-проектах на базі вбудованого IP-Core, та користувацького VHDL-опису. Наводяться результати експериментів, що оцінюють залежність рівня контролепридатності від площі, що займає схема на кристалі FPGA.

The authors consider the checkability issues of FPGA designs and analyze the logical (structural and structurally functional) checkability. The paper describes the features of safety-related systems that can operate in normal and emergency mode. In these modes different input data are fed to the inputs of the digital circuits of the components, which leads to an expansion of the structurally functional checkability to dual-mode. The paper shows the problem of hidden faults, which can accumulate in the normal mode and manifest themselves in the emergency mode. The features of checkability of circuits in FPGA projects and its advantages important for critical applications are noted. The limitations of the logical checkability of the circuits are analyzed, as well as the possibility and expediency of expanding the traditionally used logical form to power usage checkability. The study defines the checkability of circuits in FPGA projects by power usage and determines its subtypes — lower and upper checkability.Lower checkability is important in identifying faults that lead to lower power usage, for example, in chains of common signals, such as reset or synchronization. The upper one is important for identifying faults that increase the level of power usage, for example, short-circuits. The authors identify the possibility of assessing the power usage checkability of FPGA projects in terms of the power dissipation or power consumption and indicate the possibility of developing upper checkability by the dissipated power. The features of power dissipation monitoring for FPGA projects are noted. An analytical assessment for the checkability of circuits for short-circuit faults, which increase the dissipated power, and the organization of monitoring its excess are proposed. Experiments in Quartus Prime Lite CAD to assess upper checkability by power dissipation of scalable shift register circuits, that are implemented in FPGA projects, based on default IP-Core and a custom VHDL description, are carried out. The paper presents experimental results, that estimate the dependence of the checkability level on the area, occupied by the circuit on the FPGA chip.