Рассмотрена проблема контроля целостности FPGA-базированных компонентов компьютерных систем критического применения. Отмечено, что одним из наиболее опасных видов нарушения целостности FPGA проектов является злонамеренное внедрение в проект вредоносных аппаратных закладок. Также отмечено, что вероятным сценарием является внедрение закладки в систему в моменты плановой модификации системы, т.е. тогда, когда не действует контроль целостности, основанный на применении контрольных хэш-сум. Исходя из этого, перед запуском контроля целостности необходима уверенность в том, что закладка не была внедрена в систему во время очередной плановой модификации. Рассмотрен метод, предназначенный для выявления возможных областей локализации вредоносных закладок в пространстве FPGA-базированных компонентов компьютерных систем критического применения. Метод выполняет предварительную обработку проекта с целью выявления подмножества элементарных вычислительных блоков FPGA-базированной системы – блоков LUT (Look Up Table), в которых возможно локализованы схемы закладок. Указанный метод основан на анализе активности блоков LUT. Метод позволяет получить статистику активности блоков LUT, что дает возможность анализировать изменение динамики участия этих блоков в вычислительном процессе в нормальном и аварийном режимах работы системы критического применения на характерных наборах входных слов. Метод предполагает добавление в проект дополнительной схемы регистрации активности блоков LUT. Выполнен анализ возможных способов построения указанной схемы. Предложены два базовых варианта схемы анализа активности блоков LUT. Эти варианты отличаются способом фиксации активности и сохранения зафиксированной информации во внутренней памяти схемы. Проанализированы достоинства, недостатки и ограничения вариантов реализации схемы. Выполнено сравнение предложенных схем и оценка целесообразности их использования.
Розглянуто проблему контролю цілісності FPGA-базованих компонентів комп'ютерних систем критичного застосування. Відзначено, що одним з найбільш небезпечних видів порушення цілісності FPGA проектів є зловмисне вбудовування в проект шкідливих апаратних закладок. Також відзначено, що вірогідним сценарієм є вбудовування закладки в систему в моменти планової модифікації системи, тобто тоді, коли не діє контроль цілісності, заснований на використанні контрольних хеш-сум. Виходячи з цього, перед запуском контролю цілісності необхідна впевненість в тому, що закладка не була вбудована в систему під час чергової планової модифікації. Розглянуто метод, призначений для виявлення можливих областей локалізації шкідливих закладок в просторі FPGA-базованих компонентів комп'ютерних систем критичного застосування. Метод виконує попередню обробку проекту з метою виявлення підмножини елементарних обчислювальних блоків FPGA-базованої системи – блоків LUT (Look Up Table), в яких можливо локалізовані схеми закладок. Зазначений метод ґрунтується на аналізі активності блоків LUT. Метод дозволяє отримати статистику активності блоків LUT, що дає можливість аналізувати зміну динаміки участі цих блоків в обчислювальному процесі, в нормальному і аварійному режимах роботи системи критичного застосування на характерних наборах вхідних слів. Метод передбачає додавання в проект додаткової схеми реєстрації активності блоків LUT. Виконано аналіз можливих способів побудови зазначеної схеми. Запропоновано два базових варіанти схеми аналізу активності блоків LUT. Ці варіанти відрізняються способом фіксації активності і збереження зафіксованої інформації у внутрішній пам'яті схеми. Проаналізовано переваги, недоліки і обмеження варіантів реалізації схеми. Виконано порівняння запропонованих схем і оцінка доцільності їх використання.
The problems of the FPGA-based components integrity monitoring in safety-critical computer systems are considered. One of the most dangerous types of FPGA-based system integrity violation is the Hardware Trojans implantation. It was also noted that the likely scenario is the embedding of a Hardware Trojan into the system at the moment of the planned modification of the system, i.e. when the integrity monitoring based on the hash sum usage does not operate. Based on this, before running the integrity monitoring one should ensure that Hardware Trojans were not implanted during the regular planned modification. And a method necessary to detect the probable areas of hardware Trojans location in the space of FPGA-based components of computer systems is described. The method performs the preliminary project processing on the level of elementary computational units of FPGA-based system – LUT units (Look Up Table). The goal of the method is to detect the LUT unit subsets in which the Trojans’ circuits are probably located. The presented method is based on the analysis of LUT unit activeness, i.e. the registration of value changes at these units outputs. The method allows to obtain statistics of the activity of LUT units, which makes it possible to analyze the change in the dynamics of the participation of these units in the computing process, in the normal and emergency operating modes of the safety-critical system on characteristic sets of input codewords. The method offers to enter an extra circuit of LUT unit activeness registration in a project. Two basic variants of the LUT block activity analysis scheme are proposed. These variants differ in the way of fixing activity and storing the fixed information in the internal memory of the circuit. The analysis of the possible ways of entering the mentioned circuits has been performed, and the advantages, disadvantages and restrictions of different circuit variants estimated.
