Просмотр собрания по группе - Авторы cd2ca574-1092-480a-8f21-dc36214cae8f

Перейти к: 0-9 А Б В Г Д Е Ж З И Й К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Ъ Ы Ь Э Ю Я
или введите несколько первых букв:  
Результаты 1 по 8 из 8
Дата выпускаНазваниеАвтор(ы)
2018АНАЛИЗ РЕАЛИЗАЦИИ МЕТОДА РЕГИСТРАЦИИ АКТИВНОСТИ БЛОКОВ LUT В СОСТАВЕ FPGA-БАЗИРОВАННЫХ УСТРОЙСТВЗащелкин, К.В.; Дрозд, А.В.; Защолкін, К.В.; Дрозд, О.В.; Zashcholkin, K.V.; Drozd, O.V.
Май-2008Беспроводная связь высоко- и низкоинтеллектуального устройствШапорин, Р. О.; Олещук, О. В.; Защелкин, К . В .; Великанов, К. А.
2014Грин-ориентированная естественная конвейеризация цифровых схем в FPGA- проектах.Дрозд, А. В.; Защелкин, К. В.; Drozd, A. V.; Zashcholkin, K. V.; Дрозд, О. В.; Защолкін, К. В.
2018ИССЛЕДОВАНИЕ МОДЕЛИ ВИРТУАЛЬНОЙ СЕТИЗащелкин, К.В.; Нечепоренко, А. И.
2013МЕТОД ВНЕДРЕНИЯ ЦИФРОВЫХ ВОДЯНЫХ ЗНАКОВ В АППАРАТНЫЕ КОНТЕЙНЕРЫ С LUT- ОРИЕНТИРОВАННОЙ АРХИТЕКТУРОЙЗащелкин, К. В.; Иванова, Е. Н.; Защолкін, К. В.; Іванова, О. М.; Zashcholkin, Kostyantyn V.; Ivanova, Olena M.
Июн-2015МОДИФІКАЦІЯ КАТЕГОРІЙНО-ЗОННОГО МЕТОДУ ВБУДОВУВАННЯ ЦИФРОВИХ ВОДЯНИХ ЗНАКІВЗащолкін, Костянтин Вячеславович; Губич, Ольга Валентинівна; Zashcholkin, K.; Gubich, O.; Защелкин, К. В.; Губич, О. В.
Мар-2018ПОИСК ЦЕЛЕВЫХ БЛОКОВ LUT В ИНФОРМАЦИОННОЙ МОДЕЛИ FPGA-УСТРОЙСТВА В РАМКАХ ЗАДАЧИ КОНТРОЛЯ ЦЕЛОСТНОСТИ ПРОГРАММНОГО КОДАЗащелкин, К. В.; Иванова, Е. Н.; Zashcholkin, K. V.; Ivanova, O. M.; Защолкін, К. В.; Іванова, К. В.
Май-2018ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ ВЛИЯНИЯ СТЕПЕНИ СЖАТИЯ НА ДКП-КОЭФФИЦИЕНТЫ JPEG-ИЗОБРАЖЕНИЙФролов, А.В.; Защелкин, К. В.