ПОИСК ЦЕЛЕВЫХ БЛОКОВ LUT В ИНФОРМАЦИОННОЙ МОДЕЛИ FPGA-УСТРОЙСТВА В РАМКАХ ЗАДАЧИ КОНТРОЛЯ ЦЕЛОСТНОСТИ ПРОГРАММНОГО КОДА

Abstract

Рассмотрена проблема обеспечения целостности программного кода FPGAбазированных компонентов компьютерных систем. Отмечено, что перспективным направлением контроля целостности компонентов такого рода является встраивание контрольного хэша в программный код в виде цифрового водяного знака. Предложена формализованная процедура поиска в информационной модели схемы FPGA-устройства целевых блоков LUT, предназначенных для непосредственного внедрения цифрового водяного знака.

The problem of provision of the program code integrity of the computer system FPGA-based components is analyzed. It is noted in the article that the perspective direction of integrity monitoring of such kind of components is the embedding of monitoring hash immediately in a program code in the form of digital watermark. It is also noted that one of the important stages of preparation for embedding the digital watermark in FPGA program code is the LUT unit selection from the information FPGA-based device model. The mentioned units are the place of immediate location of the digital watermark. The unit should be selected with considering the natural restrictions and secret key ones used for embedding the digital watermark. A formalized procedure of the target LUT unit search in the information model of FPGA-device circuit was proposed. This unit program code is the place of immediate imbedding the digital watermark. The approaches to software implementation of the offered procedure are considered. The analysis of CAD Altera Quartus structure, in the environment of which the target procedure is to be implemented, was made. As a result of analysis the possibility of interaction of software realizing the proposed procedure with CAD Altera Quartus through the corresponding software interface API Quartus was found out. The possibility to obtain the information necessary for the creation of LUT-circuit information model through API Quartus was researched. The approaches to the automated analysis of program code and structure of FPGA-projects with the view of their integrity monitoring were further developed. The procedure offered in the work and the software, which implements it, can be applied in organizing the data preparation subsystem within the framework of the system of FPGA chip program code integrity monitoring.

Розглянуто проблему забезпечення цілісності програмного коду FPGA-базованих компонентів комп'ютерних систем. Відзначено, що перспективним напрямком контролю цілісності компонентів такого роду є вбудовування контрольного хеша безпосередньо в програмний код у вигляді цифрового водяного знаку. Також відзначено, що одним з важливих етапів підготовки до вбудовування цифрового водяного знаку в програмний код FPGA є вибір цільових блоків LUT з інформаційної моделі FPGA-базованого пристрою. Зазначені блоки є місцем безпосереднього розміщення цифрового водяного знаку. Вибір блоків повинен провадитися з урахуванням природних обмежень і обмежень секретного ключа, використовуваного для вбудовування цифрового водяного знаку. Запропоновано формалізовану процедуру пошуку в інформаційній моделі схеми FPGA-пристрою цільових блоків LUT, призначених для безпосереднього вбудовування цифрового водяного знаку. Розглянуто підходи до програмної реалізації запропонованої процедури. Виконаний аналіз структур САПР Altera Quartus, в середовищі якого пропонується реалізувати зазначену формалізовану процедуру. Виявлено можливість взаємодії програмного забезпечення, що реалізує запропоновану процедуру, з САПР Altera Quartus через відповідний API інтерфейс Quartus. Досліджена можливість отримання через API Quartus інформацію, необхідну для побудови інформаційної моделі LUT-схем. Дістали подальшого розвитку підходи до автоматизованого аналізу структури та програмного коду FPGA-проектів з метою контролю їх цілісності. Пропоновані в роботі формалізована процедура та програмне забезпечення, яке її реалізує, можуть знайти застосування для організації підсистеми підготовки даних в рамках системи контролю цілісності програмного коду мікросхем FPGA.