Усовершенствование аппаратной реализации метода анализа активности блоков lut в составе fpga-базированных систем

Abstract

Рассмотрен подход к обнаружению областей потенциального размещения вредоносных внедрений Hardware Trojans за счет регистрации и анализа активности элементарных блоков LUT FPGA-базированной системы. Выявлен режим функционирования блоков LUT, который не учитывается существующими схемотехническими решениями, обеспечивающими регистрацию активности. Предложены модификации подсхемы регистрации активности блоков LUT, расширяющие ее функционирование на выявленный режим

Розглянуто задачу контролю цілісності програмного коду FPGA-базованих систем. Відзначено, що одним з небезпечних видів порушення цілісності програмного коду таких систем є зловмисні імплантації в систему шкідливих підсхем Hardware Trojans. Розглянуто підхід до пошуку областей потенційного розміщення Hardware Trojans. В межах цього підходу пошук виконується за рахунок реєстрації та аналізу активності елементарних обчислювальних блоків LUT FPGA-базованої системи. Виявлено режим функціонування блоків LUT, який не враховується існуючими схемотехнічними рішеннями, що забезпечують реєстрацію активності блоків LUT. Цей режим проявляється у вигляді формування одиничного логічного значення на виході блоку LUT в момент початку функціонування системи. Мета роботи полягає в удосконаленні зазначених схемотехнічних рішень для забезпечення коректної обробки виявленого режиму функціонування блоків LUT. Виконано аналіз чинників, які є причиною того, що існуючі схемотехнічні рішення, функціонують некоректно в умовах виявленого режиму. Встановлено, що причиною такої поведінки є відмінність між значенням початкового стану тригерів, що входять до складу модулів виявлення активності блоків LUT, і значеннями на виходах цих блоків. Запропоновано модифікації підсхеми реєстрації активності блоків LUT. Перша модифікація базується на введенні в схему вхідного сигналу, що запускає процес реєстрації активності. Цей сигнал забезпечує запис початкового значення з інформаційних входів схемі в підключені до цих входів тригери. Друга модифікація полягає в скиданні тригерів, що входять до складу модулів фіксації активності, із затримкою щодо входу загального скидання схеми. Виконано моделювання запропонованих модифікацій схем. Моделювання показало коректність функціонування запропонованих в роботі рішень

The problem of monitoring the integrity of FPGA-based systems program code was considered. It is noted that one of the dangerous types of violation of program code integrity for such systems is malicious implantation of the Hardware Trojans into the system. The approach to the detection of areas of potential location of Hardware Trojans is considered. In the framework of this approach, the detection is performed by registering and analyzing the activity of elementary calculating units LUT of FPGA-based system. The mode of operation of the LUT units, which is not taken into account by the existing circuit solutions that provide registration of the activity, is revealed. This mode is manifested in the form of the formation of a single logical value at the output of the LUT unit at the moment when the system starts functioning. The purpose of the work is to improve the specified circuit solutions to ensure the correct processing of the detected mode of LUT units operation in FPGA-based system. An analysis was made of the factors that cause the existing circuit solutions to function incorrectly under the conditions of the identified mode. It is established that the reason for this behavior is the difference between the value of the initial state of the triggers included in the LUT unit activity detection modules and the values at the outputs of these units. Modifications of the LUT unit activity registration subcircuit are proposed. These modifications expand the correct functioning of the registration subcircuit and correct the incorrect functioning of the existing circuit solutions. The proposed modifications of the subcircuit were simulated. The simulation results showed the correct functioning of the modified subcircuits on the sets of input signals, which give an incorrect registration of activities in the unmodified circuit.