Рассмотрена проблема снижения энергопотребления цифровых систем, построенных на элементной базе
микросхем FPGA. Отмечены традиционные пути снижения энергопотребления в цифровых системах. Проведено
исследование возможностей снижения энергопотребления цифровых систем за счет использования низкоуровневых
особенностей архитектуры микросхем FPGA. Показано, что архитектура микросхем FPGA позволяет за счет имеющихся ресурсов ее внутренних ячеек создавать различное количество последовательно подключенных элементарных вычислителей между конвейерными каскадами с целью достижения оптимального для конкретной проектной задачи соотношения между производительностью, затратами на оборудования и энергопотреблением. Показана целесообразность использования естественных возможностей конвейеризации схем в FPGA-проектах для повышения производительности и снижения динамической составляющей энергопотребления.
The problem of reducing the power consumption for digital systems based on the FPGA chip element base is considered. The traditional
ways of reducing energy consumption in digital systems are emphasized. A study of the possibilities for reducing energy consumption of digital systems is provided through the use of low-level features of the FPGA chip architecture. The paper shows that FPGA microchip architecture allows due to its internal cells resources to provide the diverse amount of serially connected computing units, created between pipelined stages in order to achieve the optimal correlation for the specific project and
its productivity, hardware costs and power consumption. The expediency of using natural criteria for pipelining schemes in FPGA projects is demonstrated to improve performance and to reduce power consumption of any dynamic component.
Розглянуто проблему зниження енергоспоживання цифрових систем, побудованих на елементній базі мікросхем FPGA.
Відзначено традиційні шляхи зниження енергоспоживання в цифрових системах. Проведено дослідження можливостей
зниження енергоспоживання цифрових систем за рахунок використання низькорівневих особливостей архітектури мікросхем FPGA. Показано, що архітектура мікросхем FPGA дозволяє за рахунок наявних ресурсів її внутрішніх осередків створювати різну кількість послідовно підключених елементарних обчислювачів між конвеєрними каскадами з метою досягнення оптимального для конкретної проектної задачі співвідношення між продуктивністю, витратами на обладнання та енергоспоживанням. Показано доцільність використання природних можливостей конвеєризації схем в FPGA-проектах для підвищення продуктивності і зниження динамічної складової енергоспоживання.
